結果 : full adder using half adder structural vhdl code