結果 : vhdl code for half adder using dataflow modeling